

集成 70V 6N 三相栅极驱动和 5V+12V LDO 控制芯片

描述

SA6183是一款耐压为70V的集成了三个独立半桥栅极驱动器，适合于12V, 24V和36V的三相电机应用中高速功率MOSFET和IGBT的栅极驱动，同时集成了12V LDO控制电路和MCU的供电5.0V LDO，简化了整个供电系统。

SA6183内置低侧电源和高侧电源欠压（UVLO）保护功能，防止功率管在过低的电压下工作，提高效率。

SA6183输入脚兼容3.3-5.0V输入逻辑，集成防穿通死区时间为250ns，驱动能力为+1.5A/-1.8A。

SA6183集成共模噪声消除技术使得高边驱动器在高dv/dt噪声环境能稳定工作，并且使芯片具有宽范的负瞬态电压忍受能力。



特性

- 悬浮绝对电压: 75V
- VM电压范围: 10.0-70.0V
- 兼容3.3/5V 输入逻辑
- 驱动电流:+1.5A/-1.8A(typ.)
- 死区时间: 250ns (typ.)
- 集成VCC和VBS欠压保护
- 集成12V LDO控制电路
- 集成5.0V LDO
- 5V LDO集成输出短路保护
- 负瞬态电压承受能力
- 集成共模噪声消除电路
- CPC24 封装

典型应用

- BLDC驱动


SA6183 封装和简单应用电路图


Notes:

1. 在12V应用下，VM和VCC可以直接短接，Q1和R0可以不需要；
2. 在24V或者36V应用下，可以调整R0阻值优化散热；

订购信息

型号	封装	数量	工作温度
SA6183C	CPC24	6000	-40~125 °C

集成 70V 6N 三相栅极驱动和 5V+12V LDO 控制芯片
脚位定义


管脚名称	类型	CPC24	管脚描述
HIN1	I	1	相1高侧输入脚
HIN2	I	2	相2高侧输入脚
HIN3	I	3	相3高侧输入脚
LIN1	I	4	相1低侧输入脚
LIN2	I	5	相2低侧输入脚
LIN3	I	6	相3低侧输入脚
VM	P	7	电源供电输入脚
VG	O	8	外置MOS的栅极驱动脚
VCC	I	9	12V LDO输出脚，连接外置NPN或者NMOS的源端
LDO5	O	10	5V LDO输出脚
GND	P	11	地
NC	NC	12	悬空脚
LO3	O	13	相3低侧输出脚
LO2	O	14	相2低侧输出脚
LO1	O	15	相1低侧输出脚
VS3	P	16	相3高侧浮动地
HO3	O	17	相3高侧输出脚
VB3	P	18	相3高侧浮动电源
VS2	P	19	相2高侧浮动地
HO2	O	20	相2高侧输出脚
VB2	P	21	相2高侧浮动电源
VS1	P	22	相1高侧浮动地
HO1	O	23	相1高侧输出脚
VB1	P	24	相1高侧浮动电源

集成 70V 6N 三相栅极驱动和 5V+12V LDO 控制芯片
绝对最大定额值 ($T_A=25^{\circ}\text{C}$)

参数		最小	最大	单位
VM 电源电压	VM	-0.3	75	V
高侧浮动电源电压	VB1,VB2,VB3,	-0.3	75	
高侧浮动地电压	VS1,VS2,VS3	VB-20	VB+0.3	
高侧输出电压	VHO1,VHO2,VHO3	VS-0.3	VB+0.3	
低侧电源电压	VCC	-0.3	20	
低侧输出电压	VLO1,VLO2,VLO3	-0.3	V _{CC} +0.3	
逻辑输入电压	HIN1,HIN2,HIN3, LIN1,LIN2,LIN3	-0.3	6.5	
可允许摆动电压摆率	dVs/dt		50	V/ns
工作温度	T _J	-40	150	°C
工作环境温度	T _A	-40	125	
存储温度	T _{stg}	-65	150	
热阻	θ_{JA}		160	°C/W

推荐工作范围 ($T_A=25^{\circ}\text{C}$)

参数		最小	最大	单位
VM 电源电压	VM	-0.3	70.0	V
高侧浮动电源电压	VB1,VB2,VB3,	-0.3	70.0	
高侧浮动地电压	VS1,VS2,VS3	VB-25	VB+ 0.3	
高侧输出电压	VHO1,VHO2,VHO3	VS-0.3	VB+ 0.3	
低侧电源电压	VCC	5	15.0	
低侧输出电压	VLO1,VLO2,VLO3	-0.3	15.0	
逻辑输入电压	HIN1,HIN2,HIN3, LIN1,LIN2,LIN3	-0.3	15.0	
工作环境温度	T _A	-40	125	°C

集成 70V 6N 三相栅极驱动和 5V+12V LDO 控制芯片
电气特性 ($V_M = 24.0V$, $C_L = 1000pF$, $T_A = 25\text{ }^\circ\text{C}$)


参数		测试条件	最小值	典型值	最大值	单位
工作电流						
V _M 静态电流	I _{VM_OFF}	HIN, LIN 悬空		600		uA
	I _{VM_ON}	HIN, LIN 为“1”		600		uA
	I _{BS}	V _{BS} = 12V; HIN=0V or 5V		90		uA
漏电电流	I _{LK}	V _B =V _S =60V		0.1		uA
PWM 逻辑输入特性						
逻辑高电位	V _{INH}		2.0			V
逻辑低电位	V _{INL}		0		0.8	V
下拉电阻	R _{PD}			140		kΩ
保护特性						
V _{BS} UVLO 上升保护阈值	V _{BSUV_R}			4.20		V
V _{BS} UVLO 下降保护阈值	V _{BSUV_F}			3.30		V
V _{BS} UVLO 迟滞	V _{BSUV_H}			800		mV
V _{CC} UVLO 上升保护阈值	V _{CCUV_R}			7.75		V
V _{CC} UVLO 下降保护阈值	V _{CCUV_F}			7.30		V
V _{CC} UVLO 迟滞	V _{CCUV_H}			450		mV
输出驱动能力						
低侧/高侧 上管输出电压	V _{OHL}	I _O =20mA		95		mV
低侧/高侧 下管输出电压	V _{OLL}	I _O =20mA		35		mV
低侧/高侧 上管输出峰值电流	I _{OHL}	V _O =0, V _{IN} =5V		1.5		A
低侧/高侧 下管吸收峰值电流	I _{OLL}	V _O =15V, V _{IN} =0V		1.8		A
HIN信号正常传输到HO时可允许负V _S 电压	V _{SN}	V _{BS} =12V		-10.0		V
LDO 输出特性						
栅极输出电压	V _G			13.0		V
V _{CC} 输出电压	V _{CC}	V _M =24V, 外置 NPN 8050		12.0		V
5V LDO输出电压	V _{LDO5}			4.85		V
5V LDO输出电流	I _{LDO5}			50		mA

集成 70V 6N 三相栅极驱动和 5V+12V LDO 控制芯片
动态电特性 ($V_M=24.0V$, $C_L=1000pF$, $T_A=25\text{ }^\circ\text{C}$)


参数		最小值	典型值	最大值	单位
上管开通延时	T_{ONH}		300	450	ns
上管关断延时	T_{OFFH}		85	200	ns
下管开通延时	T_{ONL}		300	450	ns
下管关断延时	T_{OFFL}		85	200	ns
死区时间	DT		250	350	ns
延时匹配时间	MT		10	50	ns
开通上升时间	T_R		35	55	ns
关断下降时间	T_F		20	30	ns

集成 70V 6N 三相栅极驱动和 5V+12V LDO 控制芯片
功能描述
低边电源VCC 和欠压锁定 (UVLO)

VCC 为低边电路电源供应端，能为输入逻辑电路和低边输出功率级工作提供所需的驱动能量。内置的欠压锁定电路能保证芯片工作在足够高的电源电压范围，进而防止由于低驱动电压所产生的热耗散对 MOSFET/IGBT 造成损害。如图1所示，当VCC上升并超过阈值电压 $V_{CC_R}=7.9V$ 后，低边控制电路解锁并开始工作，LO开始输出；反之，VCC下降并低于阈值电压 $V_{CC_F}=7.4V$ 后，低边电路锁定，芯片停止工作，LO停止输出。VCC工作电压范围建议为10.0V-20.0V。


Figure. 1 VCC supply UVLO operating area
高边电源VBS (VB1-VS1, VB2-VS2, VB3-VS3) 和欠压锁定 (UVLO)

VBS电源为高边电路供电电源，其中VBS1(VB1-VS1), VBS2(VB2-VS2)和 VBS3(VB3-VS3) 分别对应相1, 相2和相3高边驱动电源。由浮动电源VBS供电的整体高边电路以地GND为参考点，并跟随外部功率管MOSFET/IGBT的源/发射极电压，在地线和母线电压之间摆动。由于高边电路具有低静态电流消耗，因此整个高边电路可以由与VCC连接的自举电路技术供电，并且只需一个较小的电容就能维持驱动功率管所需电压。如图2所示，高边电源VBS的欠压锁定类似于低边VCC电源，VBS工作电压范围建议在10.0V-20V。


Figure. 2 VBS supply UVLO operating area

集成 70V 6N 三相栅极驱动和 5V+12V LDO 控制芯片

低边和高边逻辑输入控制: HIN&LIN (HIN1,2,3/LIN1,2,3)

为了更好地兼容各类控制器，该芯片特别地将6个输入施密特反相器的阈值调整到最低可以兼容3.3V的LSTTL和CMOS逻辑电平。内置施密特反相器和先进脉冲滤波器更加有效地屏蔽非正常的输入短脉冲信号，大幅提升系统的对干扰免疫力和可靠性。每个逻辑输入端在芯片内部都预置140KΩ的下拉电阻，保证在焊接（虚焊）和输入非有效连接等异常情况下能提供关断功率管控制讯号。输入脉冲宽度尽量不高于300ns，以保证正确的输入和输出关系。

功率管直通保护 (SHOOT-THROUGH PREVENTION)

芯片内部配备了专门用于防止功率管直通的保护电路，能有效地防止高边和低边输入讯号受到共模干扰时造成的功率管损害。图3展示了直通保护电路如何保护功率管的过程。功率管直通意味着同一个半桥中的高边栅极驱动器输出HO和低边栅极驱动器输出LO同时为“高”，这时会有非常大的有害电流同时流过上下边功率管，并伴有较大的功率损耗产生，严重时甚至会直接损坏功率管。如图3所示，当同一相的低边输入LIN和高边输入HIN同时为“高”时，内部保护电路将驱动器输出HO和LO拉至“低”，有效关断功率管。当其中一个输入信号变为“低”时，驱动器输出需要经过一个死区时间的延时才能输出“高”。该措施避免了有害短输入脉冲造成的功率管开关过度状态，有效地减小损耗，降低功率管损坏的风险。




Figure. 3 Shoot-through prevention

集成 70V 6N 三相栅极驱动和 5V+12V LDO 控制芯片

死区时间 (DEAD TIME)

芯片内部设置了固定的死区时间保护电路。在死区时间内，高边和低边驱动器输出均被设定为“低”。所设定的死区时间必须在确保一个功率管有效关断之后，再开启另外一个功率管，这样防止产生上下管直通现象。如果由逻辑输入设定的外部死区时间小于内部最小死区时间，则驱动器输出的死区时间为芯片内部设定的死区时间;一旦由逻辑输入设定的外部死区时间大于芯片内部设定死区时间，则以逻辑输入设定的外部死区时间为驱动器输出死区时间。图4描述了死区时间、输入信号和驱动器输出信号的时序关系。





Figure. 4 Dead time protection

集成 70V 6N 三相栅极驱动和 5V+12V LDO 控制芯片

封装信息

CPC24

尺寸 标注	最小(mm)	最大(mm)	尺寸 标注	最小(mm)	最大(mm)
A	6.50	6.70	C	0.85	1.05
A1	0.23	0.33	C1	0.00	0.15
e	0.53 (BSC)		C2	0.15	0.18
B	2.50	2.70	L	0.40	0.60
B1	3.85	4.15	θ	0°	8°
b	0.16	0.26			



集成 70V 6N 三相栅极驱动和 5V+12V LDO 控制芯片

重要声明

深圳市矽塔科技有限公司保留更改规格的权利，恕不另行通知。深圳市矽塔科技有限公司对任何将其产品用于特殊目的的行为不承担任何责任，深圳市矽塔科技有限公司没有为用于特定目的产品提供使用和应用支持的义务。深圳市矽塔科技有限公司不会转让其专利许可以及任何其他的相关许可权利。